A high-performance, easy-to-deploy system for desktop FPGA prototyping
Verilog, VHDL, SystemC, SystemVerilog, Mixed Language 를 지원하는 통합 디버깅 환경의 SKS(Single Kernel Simulator) 기술을 제공하고 있으며, 추가적으로 SystemVerilog, OVM, UVM 과 PSL 의 완벽한 지원을 통해 ASIC/FPGA 를 설계하는데 있어 최적화 된 Simulator 입니다.
A high-performance, easy-to-deploy system for desktop FPGA prototyping
Verilog, VHDL, SystemC, SystemVerilog, Mixed Language 를 지원하는 통합 디버깅 환경의 SKS(Single Kernel Simulator) 기술을 제공하고 있으며, 추가적으로 SystemVerilog, OVM, UVM 과 PSL 의 완벽한 지원을 통해 ASIC/FPGA 를 설계하는데 있어 최적화 된 Simulator 입니다.
Siemens 의 HDL Simulator 인 ModelSim/Questa 는 ASIC/FPGA 설계를 위한 여러 표준 규격과 OS Platform 을 가장 광범위하게 지원하고, 다양한 3rd Party Tool 과 서로 연계되어, 개발자 엔지니어에게 완벽한 개발 및 디버깅 환경을 지원합니다.