복잡한 Analog/Mixed-Signal IC Design 설계를 위한 사용자 친화적인 Schematic Capture

Tanner S-EDIT 는 Windows 환경에서 복잡한 Analog/Mixed-Signal IC Design 의 회로도 설계가 가능합니다. Schematic, Layout 그리고 Calibre LVS 리포트 결과에서 Device 과 Net Level 의 신속한 Cross-Probing 을 지원합니다.

– 엄격한 SPICE 시뮬레이션 통합 및 Waveform cross-probing 을 포함한 업계 표준 지원

– Schematic 에서 원하는 지점의 시뮬레이션 결과를 확인 가능

– Schematic and Layout, Layout and LVS 보고서 간의 cross-probing.

– Schematic 에 대한 Electrical Rule Checks (ERC)

– Advance array 와 Bus 지원

– Tanner L-Edit IC 와 통합되어 Layout 및 ECO 프로세스 속도 향상

– Windows 및 Linux 에서 사용 가능

– OA Support – Import Design from Virtuos

– Easy to Use
직관적이며, 쉬운 Learing Curve 를 인해 빠르게 Tanner S-EDIT 를 사용 가능

– Proerty callbacks and Multuple views per Cell
Cell 에 대해 SPICE, schematic, Verilog, Verilog-A 그리고 Verilog-AMS 까지 다양한 형태의 View 를 제공

– Industry-standard import and export support

SPICE, EDIT, Verilog, VHDL 출력 지원 / OpenAccess, EDIT 및 3rd Party Tool 의 Data 를 불러오기 가능

복잡한 Analog/Mixed-Signal IC Design 설계를 위한 사용자 친화적인 Physical Layout

Schematic Driven Layout (SDL) 기능으로 Schematic 과 일치하는 Layout 을 작성하여 CAD 관리자의 부담을 줄일 수 있으며, 유연한 License 체계와 독립된 구성으로 인해 손쉽게 구축하고 사용할 수 있습니다. 더불어, 매뉴얼 배선을 위해 아래와 같은 기능을 제공하고 있습니다.

– OA Support _ import OA from Virtuoso

– Real-Time Net Flylines

– Nets & Pins Tracking

– ECO Tracking

– Geometry Marking/Highlighting By Net

– Photonics Support – Waveguide, Crossing insertion, Export netlist

– Windows 및 Linux 에서 사용 가능

–

 – Complete Hierarchical Physical Layout

 Object-snapping, Node highlighting, Layout generators 와 Macro 지원을 포함한 다양한 편의 기능을 제공

– Supports Critical Industry Standards

OpenAccess 의 읽기/쓰기 와 Schematic Driven Layout (SDL) 지원
T-SPICE, HSPICE, PSpice, Structural Verilog 와 CDL formats 의 Netlist 지원

– Optimized Performance

빠른 렌더링 속도와 대화형 Real-Time Design Rule Checking (DRC) 기능

– Extensive Array of Tool Options and Add-Ons

Tanner SDL Router 를 포함한 여러 모듈을 통해 Tanner L-EDIT IC Layout 의 기능을 확장 가능

– L-EDIT Photonics

– Direct CAlibre/Calibre RVE Support with EVI

Tanner EVI ( External Verification Interface ) 를 이용하면 Tanner L-EDIT 내에서 Calibre Tool Set 을 완벽하게 통합하여 사용 가능

Analog/Mixed-Signal Design 을 위한 빠르고 정확한 Foundry-Proven Simulation

Tanner EDA Tool Suite 의 일부인 Tanner T-SPICE Simulator 는 Tanner AMS IC Design Flow 상의 다른 Tanner 제품들과 쉽게 통합 연동을 지원하는 업계 표준을 지원하는 Simulator 입니다. Advanced Modeling, Multi-Threading 을 지원하고, Device-State Plotting, Real-Time Waveform Viewing and Analysis 와 간단한 SPICE 구문 생성을 지원하는 Command Wizard 를 통해서 정확한 Simulation 결과를 보거나 분석할 수 있습니다.

– Multi-Threading 을 지원하는 빠르고 정확한 Analog/Mixed-Signal Circuit Simulator

– 가상 데이터 측정, 파라미터 스위핑, 몬테카를로 분석, DC/AC 및 트렌지언트 노이즈 해석을 이용하여 회로 동작을 정확하게 특성화

– Levenberg-Marquardt non-linear optimizer, plot statements 와 파라미터 정의, Plus Bit 또는 Bus Logic Waveform Input 지원

– Windows 및 Linux 에서 사용 가능

– Intuitve and Easy to Use

직관적이며, 쉬운 Learing Curve 를 인해 빠르게 사용 가능

– Foundry-Proven

RTL go GDSII, PDKs 지원
PSP, BSIM3.3 & 4.6, BSIM SOI 4.0, EKV 2.6, MOS 9, RPI a-SI and Poly-Si TFT, VBIC 그리고 MEXTRAM models 지원

– Supports Key Industry Standards

HSPICE, PSpice-Compatible Syntax
모든 DEVICE 의 맞춤형 고급 모델링을 위한 Verilog-A, Verilog-AMS 모델 생성 지원

업계 리드 제품인 Calibre® DRC, LVS 및 xRC 를 사용하여 Analog/Mixed-Signal IC Design 설계 Tape Out 을 할 수 있습니다.

Tanner-Caliber One IC 검증 제품군은 Tanner ™ Analog/Mixed-Signal (AMS) 물리적 설계 환경의 핵심적인 부분으로, 검증된 Calibre Verification Tool 에 대한 쉬운 사용 경로를 제공합니다.

– Schematic Capture 와 Physical Layout 제품인 Tanner S-EDIT 와 Tanner L-EDIT 상에서 Calibre® DRC, LVS 및 xRC 를 사용 할 수 있도록 EVI 를 통해 긴밀하게 통합되어 있습니다.

– Caliber 플랫폼은 Physical Verification 을 위한 업계 선도 제품이며 모든 주요 IC 파운드리의 Sign Off 자격이 있으며 Tanner Caliber® One Verification Suite 역시 동일한 Calibre 디자인 키트를 사용합니다.

– Calibre nmDRC (Hierarchical Design Rule Checking)

업계를 선도하는이 툴은 빠른 사이클 타임과 혁신적인 Design Rule Check 기능을 제공

– Calibre xRC (Parasitic Extraction)

Calibre xRC™는 레이아웃 종속 효과가 설계의 전기적 성능에 악영향을 미치지 않고 포괄적이고 정확한 레이아웃 후 분석 및 시뮬레이션을 위한 정확한 기생 데이터를 제공하는지 확인

– Calibre nmLVS (Hierarchical Layout Versus Schematic)

Calibre nmLVS™는 Physical Layout 이 Shemaitc 과 전기적, 지형 학적으로 동일한지 확인하며, 실제 Device Geometry 측정 및 대화 형 디버깅 기능을 제공하여 정확한 검증을 보장함으로써 디자이너 생산성을 향상

– Calibre RVE (Graphical Results Viewing Environment)

Calibre RVE™는 디자인 문제를 시각적으로 식별하고 Tanner L-EDIT 및 Tanner S-EDIT 에서 관련 문제를 교차 선택함으로써 디버그 시간을 단축할 수 있는 환경을 제공

Tanner Waveform Viewer (이전 W-EDIT) 제품은 직관적인 Multiple-Window 와 Multiple-Chart 를 통해 시물레이션 결과 파형을 쉽게 분석 및 비교할 수 있으며, 시뮬레이터 인 Tanner T-SPICE 와 Schematic Capture 인 Tanner S-EDIT 위 연동되어 Tanner S-EDIT 로부터 쉽게 데이터를 불러올 수 있습니다.

– Schematic Capture 인 Tanner S-EDIT 와 Waveform Data Direct Cross Proving 을 지원합니다.

– Advanced Analysis 를 위해 새로운 trace 생성 및 측정 데이터의 max, min, average, intersect, rms, over/undershoot, amplitude, error, crossing, delay, period, frequency, rise/falltime, jitter, pulse width, settling time, integral, derivative, duty cycle, 그리고 slew rate 까지 확인을 할 수 있습니다.

– Automactically Calculate & Display FFT Results

dB or Linear magnotude
Wrappeed or unwrapped phase
Use for real or imaginary parts

– Multiple Simulations

Tanner Waveform Viewer 는 동시에 여러 시뮬레이션 결과 보기를 지원하므로 다양한 조건의 시뮬레이션 결과를 비교 및 측정하기 유용하며, 시뮬레이션 하나 이상의 결과 파일에서 다른 조건의 시뮬레이션 결과를 로드하고 Chart창에 복사 할 수 있습니다. AMS 를 진행하시는 경우에는 VCD 파일을 로드하여 디지털 결과도 같이 확인 가능

– Programmable

Tanner Waveform Viewer 는 잘 알려져 있는 TCL 를 이용하요 GUI 상으로 할수 있는 다양한 작업을 진행하는 스크립트를 작성하여 사용 가능

– Chartbooks

Tanner Waveform Viewer 는 Chart 에 디록되는 모든 정보를 저장하는 chartbook 를 생성하며, 후속 시뮬레이션 결과와 비교를 하기 위해 Chartbook 에 저장된 Data 를 불러오고, 해당 파형을 복사 및 측정을 하는 것이 가능